Hallo,
Ich habe da noch 2 Competition Pro, obwohl einer braucht ein neues Kabel.
Hat denn schon jemand einen Joystick am FPGA zu laufen?
Ich hatte versucht dieses in Invaders einzubauen, einfach In-Buffer an den noch freien Ports mit den Signalen des SPI verodert und auf die Pins des Invaders_top gelegt.
Das ganze ließ sich aber nicht synthetisieren, das Webpack konnte mit mal nix mehr mit den Net-Loc-Zuweisungen der ucf-Datei anfangen. Sowohl mit meinen Definitionen (in der Art Net "J_Fire" Loc="P99"...) als auch die, die schon bestanden. Ich hab natürlich eine bestehende Zeile kopiert und angepaßt. Kann ja nicht so schwer sein.
Irgendwie stehe ich mit dem WebPack noch auf Kriegsfuß .
Gruß Moosi
Beta-Test: Labman
- moosmichel001
- kann c't-Lab-Module konstruieren
- Beiträge: 175
- Registriert: 06.12.2007, 10:09
- Wohnort: Schwerin
Re: Beta-Test: Labman
Eine genagelte Schraube hält besser als ein geschraubter Nagel.
FPGA v2.61 CORERAM/COREIO/(LCD)
ADAC v1.73 IO8-32/DA12-8(16bit)/AD16-8/CVC/REL8/OUT8
2 DCG(16bit) v2.91 DCP/BF + EDL 2A v1.78 + DIV v3.10 TRMSC
DDS v3.71 TRMSC + DIV v3.10 TRMSC + EDL 10A
FPGA v2.61 CORERAM/COREIO/(LCD)
ADAC v1.73 IO8-32/DA12-8(16bit)/AD16-8/CVC/REL8/OUT8
2 DCG(16bit) v2.91 DCP/BF + EDL 2A v1.78 + DIV v3.10 TRMSC
DDS v3.71 TRMSC + DIV v3.10 TRMSC + EDL 10A
- moosmichel001
- kann c't-Lab-Module konstruieren
- Beiträge: 175
- Registriert: 06.12.2007, 10:09
- Wohnort: Schwerin
Re:
War bei mir ähnlich, ein LCD und ein CRT haben kein Pacman-Bild geliefert (QVGA ging), an einem 2. LCD (etwas teureres Gerät) gab es ein sauberes Bild.psclab38 hat geschrieben: Ich hab jetzt eben das Modul mal in den Keller geschleppt, zu einem alten Röhrenmonitor. Gleiches Bild.
Graf Oszilo hat mir dann bei Pacman etwas abweichende Sync-Frequenzen angezeigt, nur minimale Abweichungen.
Vielleicht ist das ja schon die Ursache.
Gruß Moosi...
Eine genagelte Schraube hält besser als ein geschraubter Nagel.
FPGA v2.61 CORERAM/COREIO/(LCD)
ADAC v1.73 IO8-32/DA12-8(16bit)/AD16-8/CVC/REL8/OUT8
2 DCG(16bit) v2.91 DCP/BF + EDL 2A v1.78 + DIV v3.10 TRMSC
DDS v3.71 TRMSC + DIV v3.10 TRMSC + EDL 10A
FPGA v2.61 CORERAM/COREIO/(LCD)
ADAC v1.73 IO8-32/DA12-8(16bit)/AD16-8/CVC/REL8/OUT8
2 DCG(16bit) v2.91 DCP/BF + EDL 2A v1.78 + DIV v3.10 TRMSC
DDS v3.71 TRMSC + DIV v3.10 TRMSC + EDL 10A
Re: Beta-Test: Labman
Eigentlich war die Ursache, daß im zuerst veröffentlichen .bin was durcheinander war (wohl ein alter Stand). CM hatte dann nochmal einen neuen raufgeladen, hast Du den?Vielleicht ist das ja schon die Ursache.
Mit dem funktionierts bei mir jedenfalls.
Viele Grüße
Paul
- moosmichel001
- kann c't-Lab-Module konstruieren
- Beiträge: 175
- Registriert: 06.12.2007, 10:09
- Wohnort: Schwerin
Re: Beta-Test: Labman
Ja, ich hab die aktuelle Version, als die erste veröffentlicht wurde hatte ich mein FPGA noch gar nicht.
Gruß Moosi...
Gruß Moosi...
Eine genagelte Schraube hält besser als ein geschraubter Nagel.
FPGA v2.61 CORERAM/COREIO/(LCD)
ADAC v1.73 IO8-32/DA12-8(16bit)/AD16-8/CVC/REL8/OUT8
2 DCG(16bit) v2.91 DCP/BF + EDL 2A v1.78 + DIV v3.10 TRMSC
DDS v3.71 TRMSC + DIV v3.10 TRMSC + EDL 10A
FPGA v2.61 CORERAM/COREIO/(LCD)
ADAC v1.73 IO8-32/DA12-8(16bit)/AD16-8/CVC/REL8/OUT8
2 DCG(16bit) v2.91 DCP/BF + EDL 2A v1.78 + DIV v3.10 TRMSC
DDS v3.71 TRMSC + DIV v3.10 TRMSC + EDL 10A