c't-Lab

Hiho, so das CY7C68013A Board ist angekommen. Natürlich ohne jede Doku :? In verschiedenen Beiträgen im Internet wird von den RAR Dateien 0000.rar, 1111.rar und 2222.rar mit der Board Doku gesprochen. Wo bekomme ich diese Dateien her? Das Baord funktioniert ohne Probleme und umprogrammieren direkt m...

Hihi,
passende Kerne gibt es bei opencores.
Woher kommt ein CPM und wie wirds angepasst?

*OK Infos gefunden *
CU
Volker

@CM
Bisher konnte ich keine Probleme erkennen. Gibt es auch demnächst die ISE im SVN?

CU
Volker

Frohe Weihnachten (gehabt zu haben :) ), ich habe jetzt "Platz" gemacht. Das PS2 Interface habe ich auf die für mich z.Z. (noch) nicht wichtigen Leitungen für den IO600 Bereich gelegt (4 Widerstände, 2 Jumper und ein altes Slotblech mit einer 6pol. Mini-DIN-Buchse, alles zusammen auf dem f...

So,
die Test laufen bisher erfolgreich

@CM Gute Arbeit!!

Jetzt fehlt nur noch das ISE Projekt im SVN

CU
Volker

PS: geteste Maus: DELL Kugelmaus mit Mausrad und 2 Tasten, kein Kombimodell.

Hiho, die Steckerbelegung ist identisch, nur die Protokolle sind unterschiedlich. Mehr zu den Protokollen und einer möglichen FPGA Implementierung findet man z.B. hier: FPGA Prototyping by VHDL Examples: Xilinx Spartan-3 Version von Pong P. Chu. Leider etwas teurer aber eine wirklich sehr empfehlens...

Hiho, nach dem die .SCH Dateien im Top-Level durch VHD Dateien ersetzt wurden, kann das Projekt, ohne weitere Probleme, mehrfach fehlerfrei übersetzt werden. Da die Schaltpläne, aus meiner Sicht, nicht wesentlich zur Übersichtlichkeit beitragen kann ich mit der VHD Top-Level Lösung gut leben und sta...

Hiho, die 2.3g Version springt bei mir gelegentlich in den Monitor (die Version von hier, nicht meine eigene :) ) Programm IOTEST0.BAS Nach ca. 2000 bis 20000 Durchläufen springt der Basic-Interpreter in den Monitor: PC=F5FE A=00 X=01 Y=0 S=E5 P=32 (NVRBDIZC)=00110010 Dies tritt nicht immer auf und ...

Hiho, die Version 2.3g konnte ich mit der ISE 10.1.03(nt) AppVersion K.39 auf Anhieb ohne Fehler übersetzen. Vielen Dank CM!! CU Volker Ergänzung: Ich habe jetzt aus dem Schaltbild eine VHD Datei gemacht (VHF erzeugen und umbenennen :) , anschliessen die VHD Datei auf root-level einbinden und das Sh...

Hiho, wenn jeder Lauf mit einem Grad an Zufall gepaart ist, bedeutete dies, das man ein fast bel. komplexes Projekt für verschiedenste Einsatzzwecke nutzen kann. Man muss nur lange genug die Router beschäftigen und schon hat man alle aktuellen und zukünftigen Probleme erschlagen. Ich hoffe nicht, da...

Neue Fakten: Die ISE in der Version 10.1.03(nt) in 2 identischen virtuellen Maschinen unter XP-SP3 installiert. In beiden VMs die selbe Projektversion (ct-Basic 2.3 mit der hier geposteten main.ise) installiert. Die erste VM erzeugt ein lauffähiges main.bit welches ohne Probleme funktioniert, bei de...

So, ich habe jetzt mal das von mir generierte main.bit geladen. Alle Dateien sind ansonsten identisch mit der Version ct-Basic 2.3. Resultat: Der Kern scheint zu funktionieren (BREAK für Neustart, Initialisierung usw.), ebenso die Kommunikation zum AtMega (DIR, LOAD ...) leider ist die Bildschirmdar...

SUPER KLASSE und herzlichen DANK!! :) Mit der neuen main.ise kann ich das Projekt einwandfrei übersetzen. Die weiteren Tests auf der FPGA Plattform finden leider erst heute Abend statt (*freu*). Ebenfalls vielen Dank an CM! Die geleistete Arbeit ist wirklich lobenswert. Ich kann nur nicht verstehen,...

Muss es unbdingt USB sein? Alternativ kann man PonyProg mit dem seriellen Interface (SI-Prog) nehmen, solange Dein Betriebssystem nicht unbedingt Windows 7 in der 64Bit Version ist. In diesem Fall läuft PonyProg nicht native aber man kann den V24 Adapter auf eine VM-Ware Maschine mit XP umlenken. Da...

Aus meiner Sicht ist eine Ethernetschnittstelle wesentlich interessanter. Die Schnittstelle zum FPGA ist m.E. schnell genug. Für die FPGA - FPGA Kommunikation würde ich sowieso in Abhängigkeit der Ressourcen eine Projekt spezifische Schnittstelle aufbauen. Ziel ist hier möglichst wenig FPGA Ressourc...