c't-Lab

frohe Weihnachten an Euch Alle aus dem Münsterland,
die Weihnachtsgans für die ganze Familie braucht nur noch 20 Min ...

Gruss, Ingo.

Hallo zusammen, ich wollte mich ja auch überhaupt nicht über Segor beschweren; im Gegenteil, es hat alles immer wunderbar geklappt. Die Lötfehler auf meinen FPGA-Platinen konnte ich selbst beseitigen, obwohl mir Herr Thiele in beiden Fällen sofort einen Austausch der Platine angeboten hat. Trotzdem:...

Hi!

ganz einfach: das eine ist eine Drahtbrücke (mit dem grauen Ring); wird benutzt, um per Bestückungsautomat sie wie ein Widerstand bestücken zu können und das andere (braun-sw-sw-silber) ist die Spule. Spulen werden genau wie Widerstände beringt, nur eben in uH statt in Ohm ...

Gruss, ingo

;-) Viel Spass damit! Aber, da CM es ja auch schon andeutete, scheinen einige Leute Probleme mit der FPGA-Lötung gehabt zu haben, vielleicht können wir eine kleine Umfrage starten (ich hoffe, Segor beliefert mich dann noch ...;]; ich hab zwei FPGA-Platinen, davon hatten beide mindestens einen Lötfeh...

Hi! ich hab das Display von Pollin auch bereits wie cm es beschrieben hat an der FPGA-Karte in Betrieb. Man sollte aber an _Displayoff=LCD_Pin11=VG_b6=FPGA_P90 einen Pulldown ergänzen, damit das Display nicht in Betrieb geht, wenn noch kein bitstream geladen ist. 4k7 funktionieren hier wunderbar. Ic...

Hallo Frank,

dochdoch, das ist schon so in Ordnung, das sieht bei mir genauso aus. Jetzt kannste noch ein wenig mit den Parametern spielen (Trigger, Frequenz). Das Ganze ist ja zunächst eine Demo, die mit internen Werten gefüttert wird.

Gruss, ingo.

Hallo zusammen, das bit-File aus dem SD-card-Verzeichnis funktioniert einwandfrei, das ISE-Projekt lässt sich zwar synthetisieren, aber das bit-File tut dann nicht ... Wenn man das Projekt mit den Sourcen neu anlegt, funktioniert das aber auch alles wunderbar ... ... weiß der Himmel ... ;] Trotzdem,...

hmm, da könnte man ja in Verbindung mit der DAC-RAM einen kleinen arbiträren Funktionsgenerator bauen ...
An einer evtl. Labview-Steuerung könnte ich mich beteiligen.

Gruss, Ingo

Hallo Carsten,

danke für die Umsetzung! Wäre super, wenn Du das online stellen könntest.

Gruss, Ingo.

Hallo zusammen, mich würde mal eine Ideensammlung interessieren, damit man etwas Anregung für eigene Projekte bekommen kann. Dabei soll in erster Linie die Idee im Mittelpunkt stehen, nicht unbedingt ein fertiges Projekt mit Doku und Source-Files. Wenn etwas besonders interessant ist, kann man immer...

Hallo Carsten, hallo an Alle,

ich möchte mich anschließen, auch wenn es hier nicht jeden Tag tausende Rückmeldungen gibt, ist das FPGA-Projekt sehr spannend!

Ich mach' mal einen anderen Thread auf, mich würde mal interessieren, was Ihr mit dem FPGA-Board anstellt oder vorhabt

Gruss, ingo.

Hallo Patrick!

ah, das ist dann ja quasi Assembler
Damit ist alles klar, vielen Dank! Schön, dass Ihr mir so viel helfen konntet!

Gruss, Ingo.

Hallo Helmut, hmm, es funktioniert jetzt, ich hatte noch Basic-Version 1.0b, vielen Dank! Aber wie kommt es denn, dass sich eine andere Basic-Version so äußert, dass einem vorgegaukelt wird, dass File GTEST.BAS hätte an Zeile 10 einen anderen Inhalt? Wurde denn da am Lademechanismus auch noch was ge...

Hallo Helmut,

ah, danke; ich bin allerdings relativ sicher, die aktuellen Daten zu haben (im SDCARD-Verzeichnis und auch im ISE-Zip ist nur ein GTEST.BAS vom 18.05. drin und dieses hab ich auch).
Ich wunderte mich nur, hat denn sonst noch niemand das GTEST.BAS ausprobiert?

Gruss, Ingo.

Hallo, ich hab jetzt auch mal wieder etwas Zeit gefunden, mich mit der FPGA-Platine zu beschäftigen und habe ein wenig mit dem Basic rumprobiert, alles wunderbar, allerdings kann ich GTEST.BAS nicht starten, ich erhalte einen Syntax Error in Zeile 10. LIST 10 ergibt: 10 :CONT CLEAR kann das jemand b...