c't-Lab

Nach der erfolgreichen Synthese eines 24Bit breiten Dual Port Rams zeigt mein Beispielprogramm keinen Erfolg im Schreib und Lesevorgang. Hat einer von euch einen entsprechenden VHDL Code als kleine Starthilfe ? Ich gehe davon aus das ich in meinem VHDL Code das Write enable für das Schreiben und les...

Die FPGA Basisplatine funtioniert einwandfrei unter ISE 9.2i Das voreingestellte BIT Format dargestellte Programm läuft nach dem Download über die JTAG Schnittstelle einwandfrei. Wie realisiere ich eien Formatwechsel auf BIN um über die SD Karte Konfigurationsdateien zu laden. Vielen Dank Schneckerich